Компания MaxLinear анонсировала первые, по её словам, в отрасли одночиповые SoC с поддержкой Wi-Fi 7. Изделия с обозначениями MxL31712 и MxL31708 найдут применение в шлюзах, маршрутизаторах, точках доступа, повторителях, оборудовании для беспроводных mesh-сетей и других устройствах.

Высокоинтегрированные чипы выполнены в соответствии со спецификацией IEEE 802.11be (Extremely High Throughput, EHT). Обеспечивается обратная совместимость со стандартами IEEE 802.11a/b/g/n/ac/ax. По сравнению с Wi-Fi 6 достигается увеличение пропускной способности более чем 70 %.

Источник изображения: MaxLinear

Говорится о поддержке каналов шириной 320 МГц, модуляции 4096 QAM, технологии MLO и MRU, DPD и AFC, on-the-fly MAC, а также интерфейса PCIe 4.0. Предусмотрена выделенная антенна Zero Wait DFS (ZWDFS). Возможно сосуществование с PAN-сетями.

Трёхдиапазонный чип MxL31712 поддерживает до 12 пространственных потоков, а пропускная способность (PHY) заявлена на уровне 18,6 Гбит/с. Изделие ориентировано на оборудование премиального сегмента. Двухдиапазонное решение MxL31708 поддерживает до восьми пространственных потоков и пропускную способность до 17 Гбит/с. Этот чип рассчитан в том числе на устройства среднего уровня.

Новые изделия могут использоваться в связке с решениями серии AnyWAN для ШПД-оборудования. Это, в частности, SoC URX850, URX851 и MxL25641, о которых можно узнать в нашем материале.

В ходе саммита OCP (Open Compute Project) анонсирована открытая спецификация Caliptra 0.5, призванная повысить безопасность процессоров, ускорителей, накопителей и практически любых систем-на-чипе (SoC). Речь идёт об аппаратной реализации технологии Root of Trust (RoT). Она предназначена для проверки целостности и подлинности прошивок и другого встроенного, а также системного программного обеспечения.

RoT гарантирует, что только доверенное ПО может исполняться на чипе. Отмечается, что традиционно средства RoT отделены от SoC и обычно обеспечиваются материнской платой. Однако новые бизнес-модели, предполагающие периферийные и облачные вычисления, предъявляют повышенные требования к обеспечению безопасности. Спецификация Caliptra 0.5 как раз и решает данную проблему.

Источник изображений: Caliptra

В разработке решения приняли участие AMD, Google, Microsoft и NVIDIA. Спецификация будет поддерживаться различными аппаратными изделиями следующего поколения — CPU, GPU, SSD, NIC и иные ASIC. Отмечается, что Caliptra 0.5 RTL (IP-блоки на базе RISC-V с необходимой обвязкой) распространяется через CHIPS Alliance (Common Hardware for Interfaces, Processors and Systems) — консорциум, который работает над созданием целого спектра открытых решений для SoC и высокоплотных упаковок чипов.

«Существует потребность в улучшенной прозрачности и согласованности низкоуровневой аппаратной безопасности. Мы открываем исходный код Caliptra вместе с нашими партнёрами для удовлетворения этих потребностей», — отмечает Microsoft. Также компания совместно с Google, Infineon и Intel представила Project Kirkland, направленный на создание защищённого канала связи между CPU и TPM с использованием программных средств.

Источник: Microsoft

Спецификация Caliptra 0.5 доступна здесь для оценки. На основе отзывов будет выработан окончательный стандарт, отвечающий различным потребностям в зависимости от варианта использования. Кроме того, доступен исходный код, что поможет членам сообщества интегрировать решение в свои микросхемы. Говорится также, что выход спецификации знаменует собой важный шаг вперёд в сторону общеотраслевого сотрудничества в области информационной безопасности.

Компания MaxLinear сообщила о доступности трёх «систем на чипе» (SoC) серии AnyWAN для ШПД-оборудования — клиентских маршрутизаторов и шлюзов. Дебютировали изделия URX850, URX851 и MxL25641. Новинки используют ядра Intel Atom, что неудивительно — соответствующее подразделение по разработке клиентских сетевых решений MaxLinear выкупила у Intel два года назад.

AnyWAN URX850/URX851 (FCBGA-837, 24 × 26 мм) предназначены для устройств класса 10 Гбит/с. Они объединяют четыре ядра Atom с тактовой частотой до 2,0 ГГц. Поддерживается использование до 16 Гбайт (L)PDDR4 и флеш-накопителей eMMC 5.1. Набор интерфейсов таков: XFI WAN, 4 × PCIe 3.0, 4 × XFI/PCIe 4.0, 4 × 2.5 GbE PHY и 2 × USB 3.2. Для URX851 также заявлена поддержка 10 Гбит/с PON MAC. Число линий HSIO равно девяти у URX850 и восьми у URX851. Среди прочего упомянуты интерфейсы Voice DSP и PCM/SPI для FXS и DECT.

Источник изображения: MaxLinear

Изделие AnyWAN MxL25641 (FCBGA-577, 17 × 17 мм) ориентировано на оборудование класса 5 Гбит/с. Задействованы два ядра Atom с тактовой частотой до 1,7 ГГц. Можно использовать до 4 Гбайт памяти (L)PDDR4 и флеш-накопитель eMMC 5.1. Набор интерфейсов включает 10 Гбит/с PON MAC, XFI WAN, 4 × PCIe 3.0, 4 × XFI/PCIe 4.0, 2 × USB 3.2 и 9 × HSIO. Для разработчиков будут доступны комплекты AnyWAN Hardware Development Kit URX851 и AnyWAN Hardware Development Kit MxL25641.

Корпорация Intel совместно с целым рядом компаний анонсировали новое решение Pathfinder, направленное на помощь в разработке SoC на базе RISC-V. Для Intel Pathfinder for RISC-V вендоры предоставляют ядра RISC-V, IP-блоки и программные решения, которые можно развернуть на FPGA для разработки и отладки, причём работа с такими комплексными прототипами будущих SoC доступна в унифицированной IDE.

Изображение: Terasic

Будет доступно две версии продукта, Starter Edition и Professional Edition. Первая является бесплатной и предназначена для энтузиастов, научных и академических кругов. Она не требует обязательного наличия FPGA, так как позволяет обойтись программным эмулятором. Вторая же ориентирована на разработчиков коммерческих программных и аппаратных решений и получит более широкий набор IP-блоков и ПО.

Изображение: Intel (via Embedded.com)

К инициативе Pathfinder присоединились два десятка компаний. Andes предоставила процессорные блоки AX45MP и NX27V, от Chips Alliance получены Rocket-ядра, Codasip поделилась ядром L31, Fraunhofer IMS предложила SoC AIRISC, MIPS дала EvoCore P8700 и I8500, OpenHW Group — CVE4 и CVA6, а SiFive — P550. Средства разработки и отладки, а также прочие программные решения предоставили Cadence, Codeplay, Check Point Software Technologies, Imperas, IOTech и Siemens.

Изображение: Terasic

Часть IP-блоков будет получена от STMicroelectronics. Наконец, готовую и недорогую платформу подготовила компания Terasic, её Developer Kit for Intel Pathfinder for RISC-V обойдётся в $449. Плата включает небольшую FPGA Cyclone IV EP4CE115, 128 Мбайт SDRAM, двухстрочный LCD-экран, пару 1GbE-портов и массу стандартных интерфейсов. Ранее, напомним, Intel заявила о желании развивать экосистему RISC-V, а также заключила партнёрские соглашения с Esperanto и Ventana.

Облачная площадка Alibaba Cloud анонсировала платформу Wujian 600 — специализированное аппаратное решение, предназначенное для создания «систем на чипе» (SoC) с архитектурой RISC-V для периферийных вычислений. Новинка также включает оптимизированный программный стек, призванный ускорить разработку конечных продуктов.

Wujian 600 — это детище компании T-Head, одного из подразделений Alibaba Group. Платформа уже была использована при разработке и прототипировании собственной производительной SoC под названием TH1520.

Источник изображения: Alibaba Cloud

Ключевым компонентом TH1520 является процессор XuanTie C910 с четырьмя вычислительными ядрами RISC-V, функционирующими на тактовой частоте до 2,5 ГГц. Кроме того, в состав изделия входят нейропроцессорный блок, контроллеры памяти DDR и различные интерфейсы. Эта SoC уже применяется в экосистеме Alibaba, а дизайн чипа XuanTie C910 доступен на GitHub.

Выпуск платформы Wujian 600, как ожидается, поможет разработчикам в создании и выводе на рынок кастомизированных решений на базе RISC-V. А это должно способствовать популяризации соответствующей архитектуры. Возможностей SoC, созданных с применением Wujian 600, по словам Alibaba, достаточно для запуска десктопных приложений вроде FireFox и LibreOffice в фирменной Linux-системе OpenAnolis.

Компания LeapFive Technology представила процессор NB2 с архитектурой RISC-V, предназначенный для обеспечения работы приложений на периферии со средствами искусственного интеллекта. Это могут быть различных умные устройства, дроны, системы автоматизации, медицинское оборудование, промышленные шлюзы и пр.

SoC содержит четыре 64-битных вычислительных ядра с частотой до 1,8 ГГц и производительностью на уровне 2,5 DMIPs/МГц. Объём кеша инструкций и данных составляет по 32 Кбайт, размер L2-кеша — 2 Мбайт (на диаграмме ниже говорится про 1 Мбайт, но в спецификациях указано 2 Мбайт).

Источник изображений: LeapFive

В состав чипа входит графический ускоритель с частотой 850 МГц. Кроме того, есть нейропроцессорный блок (NPU) с быстродействием до 4 Топс (1,4 ГГц), а также цифровые сигнальные процессоры Vision DSP и Audio DSP. Модуль VPU обеспечивает возможность кодирования и декодирования материалов в форматах 4Kp60 H.264/H.265.

Поддерживается работа с оперативной памятью DDR4/LPDDR4(x) и DDR4 с частотой до 4266 МГц. Доступны интерфейсы флеш-памяти eMMC 5.1, QSPI NOR Flash и 2 × SD 4.0 UHS-I. Могут быть задействованы видеовыходы MIPI DSI 2.0 и 2 × LVDS, порты 1 × USB 3.2 Gen 1 Host, 2 × USB 2.0 Host, 1 × USB 2.0 OTG, интерфейсы 4 × I2C, 4 × SPI, 6 × PWM, 7 × UART, GPIO и др.

SoC изготавливается по 12-нм техпроцессу. Упомянуты средства обеспечения безопасности SiFive Shield и Safe Boot, а также возможность аппаратного шифрования данных. Более подробная информация об изделии LeapFive NB2 доступна на этой странице.

Компания MediaTek анонсировала процессор Genio 1200, предназначенный для построения интеллектуальных устройств Интернета вещей (AIoT). Изделие может применяться в оборудовании для умного дома, робототехнике и пр.

Чип производится по 6-нанометровой технологии. Он объединяет восемь ядер, включая четыре Cortex-A78 с тактовой частотой до 2,2 ГГц и четыре Cortex-A55. Предусмотрен графический ускоритель Arm Mali-G57 MC5.

Источник изображений: MediaTek

Нейропроцессорный блок NPU, который отвечает за ускорение выполнения операций, связанных с искусственным интеллектом и машинным обучением, обеспечивает производительность до 4,8 TOPS (триллионов операций в секунду).

Графический узел позволяет выполнять декодирование материалов в формате 4Kp90 и кодирование в формате 4Kp60. Общее заявленное энергопотребление составляет менее 8 Вт.

Нажмите для увеличения

Среди прочего упомянута поддержка памяти LPDDR4X-4266 объёмом до 16 Гбайт, беспроводной связи Wi-Fi 6 и Bluetooth 5.2, модемов 5G, камер с разрешением до 48 млн пикселей, интерфейсов USB 3.1 и USB 2.0.

Компания Picocom, специализирующаяся на проектировании полупроводниковых устройств и ПО для сетей 5G, объявила о выпуске новой системы на кристалле (SoC) PC802 для дезагрегированных малых сот с одновременной поддержкой LTE и 3GPP 5GNR релизов 15 и 16.

Согласно отчёту IDTechEx, потребность промышленных приложений в более полном использовании возможностей 5G обеспечит темпы среднегодового роста внедрения малых сот до 77% за период с 2019 по 2026 гг. Большое количество возможных сценариев использования и специфичных для различных отраслей требований делают одним из ключевых факторов расширения малых сот применение открытой архитектуры.

Представленный Picocom продукт призван удовлетворить потребности производителей данного сегмента устройств в инновационных компонентах, поскольку поддерживает спецификации OpenRAN. Помимо Picocom разработкой чипов с высокой интеграцией функций для оборудования сотовой связи занимается компания EdgeQ, представившая в августе этого года первую в мире базовую станцию «5G-на-кристалле».

Все изображения: Picocom

Чип Picocom PC802 представляет собой изделие в корпусе FCBGA размером 25 × 25 мм, интегрирующее на кристалле PHY-уровень 5G NR и LTE, интерфейс SCF FAPI, Ceva XC12 c 1280-бит векторными DSP, кластеры ядер RISC-V, аппаратную поддержку iFFT, эквалайзеры (MMSE/MMSE-IRC/MLD), цифровой фронтенд (DFE), O-RAN Open Fronthaul (eCPRI ). Чип имеет встроенное ПО, отвечающие за обработку сигналов, поддержку протоколов взаимодействия, отладку и мониторинг устройств. Предусмотрена возможность безопасной загрузки.

Поддержка открытой архитектуры и наличие интерфейса SCF FAPI, позволяющего взаимодействовать SoC со стеком уровня L2/3 через PCIe, открывает возможности эффективного использования PC802 как для дезагрегированных, так и интегрированных RAN-архитектур малых сот 5G/4G. Встроенный интерфейс eCPRI поддерживает бесшовное взаимодействие с радиоустройствами (O-RU). Трансиверы могут быть напрямую сопряжены с SoC по стандартизованному интерфейсу JESD204B.

В составе оборудования малых сот на PC802 могут быть возложены такие функции, как преобразование сообщений FAPI между уровнями L2/3 в IQ-семплы для передачи в радиоканал и обратное преобразование, включая управление внешними физическими и программными интерфейсами, обработку сигналов и обслуживания Digital Front End (DFE). Кроме того, для оптимизации сообщения eCPRI и IQ-семплы могут передаваться через Ethernet (10/25GbE) во внешние блоки O-RU.

Оливер Дэвис (Oliver Davies), вице-президент по маркетингу компании Picocom, считает, что представленный чип удовлетворит спроса на оптимизированные для OpenRAN-решений полупроводниковые компоненты и ожидает увидеть тестовое применение PC802 в конечных продуктах в течении 2022 года.

Amlogic представила 12-нм SoC A311D2, которая подходит для примененения в компактных компьютерах, продвинутых NVR, встраиваемых системах, решениях digital signage и т.д. Изделие содержит восемь Arm-ядер в двух кластерах. Это квартет Cortex-A73 с тактовой частотой до 2,2 ГГц и квартет Cortex-A53 с тактовой частотой до 2,0 ГГц. В состав чипа входит графический ускоритель Arm Mali-G52 MP8 (8EE).

CNX-Software

Отличительно чертой новинки является поддержка сразу трёх входов HDMI 2.1 (4К@60), а также двух интерфейсов MIPI CSI (16 МП). Изделие способно кодировать видео 4K@50 в форматах H.265/H.264, а также декодировать видео 8K@24/4K@60 в форматах H.265/AV1/VP9. Для вывода изображения доступен HDMI 2.1 (тоже 4К@60), а также интерфейсы LVDS, eDP, V-by-One и MIPI DSI.

Источник: CNX-Software

Процессор обеспечивает поддержку до 16 Гбайт оперативной памяти LPDDR4(X)-2133. Говорится о наличии сетевых контроллеров Gigabit Ethernet (только MAC) и Fast Ethernet (PHY). Могут быть задействованы порты USB 3.0 и USB 2.0 OTG. Упомянута наличие одной независимой линии PCIe 2.0 с root-комплексом. Устройства на основе этой платформы могут комплектоваться флеш-накопителями стандарта eMMC. Одним из первых решений на базе новой SoC стала плата Khadas VIM4 (на фото выше).

Компания Axis Communications анонсировала специализированный чип ARTPEC-8, предназначенный для сетевых видеоприложений. Решение ARTPEC-8, как утверждает разработчик, поддерживает высокоэффективные решения в области видеоаналитики на базе глубокого обучения непосредственно в камерах.

Это позволяет уменьшить нагрузку на каналы связи и СХД, сократить время реакции, повысить защищённость данных, упростить масштабирование и снизить затраты. Кроме того, были улучшены функции повышения качества изображения, сжатия данных и обеспечения безопаcности, представленные ещё в ARTPEC-7. Также новинка поддерживает технологии Axis Lightfinder 2.0 и Axis Forensic WDR для оптимальной обработки изображений, полученных в сложных условиях освещения.

Здесь и ниже изображения Axis

Вместе с чипом представлена четвёртая версия платформы для аналитических приложений AXIS Camera Application Platform (ACAP), которая позволяет разработчикам создавать современные аналитические приложения. В состав продукта включён ACAP Computer Vision SDK, который позволяет объединить в целое периферийные, локальные и облачные платформы. Кроме того, он поддерживает приложения компьютерного зрения для устройств Axis с функциями ИИ и включает в себя стандартные для отрасли API и фреймворки.

Компания отдельно подчёркивает, что она полностью контролирует разработку чипов «вплоть до последнего транзистора», что важно для обеспечения безопасности. ARTPEC-8 (как и ARTPEC-7) поддерживает Secure Boot, прошивки с цифровой подписью, а также безопасное хранилище Edge Vault для ключей и сертификатов. В ряде камер на базе нового чипа будет доступен TPM-модуль для формирования хранилища в соответствии со стандартами FIPS.