Материалы по тегу: xilinx

09.10.2020 [19:02], Алексей Степин

iW-RainboW-G35D: мощный комплект разработчика для FPGA Xilinx

На рынке программируемых матриц (ПЛИС) сейчас доминируют два имени — Intel, поглотившая в 2015 году разработчика ПЛИС Altera, и Xilinx. Обе компании в последнее время анонсировали несколько новых продуктов, и на этот раз настала очередь Xilinx, для решений которой представила новый высокопроизводительный комплект разработчика с Zynq UltraScale+ ZU19EG.

В ближайшем будущем нас ожидает бум беспроводных сетей нового поколения, но вместе с этим продолжит расти и популярность машинного обучения, да и требования к системам трансляции видео тоже возрастут по мере перехода на формат 4К или даже более высокие разрешения. Создание решений для этих сфер требует высокопроизводительных средств разработки и новый комплект Xilinx Zynq UltraScale+ ZU19EG к таким средствам можно причислить в полной мере. Он построен на базе старшей ПЛИС в серии UltraScale+ EG.

Сама микросхема ZU19EG поистине универсальна: в её составе имеется четыре ядра общего назначения ARM Cortex-A53, два ядра реального времени ARM Cortex-R5 и массив конфигурируемой логики, состоящий из 1,143 млн ячеек и 1968 «слайсов» DSP. Имеется также не слишком мощный, но хорошо документированный и проверенный временем графический ускоритель Mali-400 MP2.

На главной плате нового комплекта (iW-RainboW-G35M) распаяно 8 Гбайт памяти DDR4, но она поделена на два массива по 4 Гбайт — для вычислительной части и для части, содержащей программируемую логику. Для загрузки дополнительно имеется 8 Гбайт флеш-памяти eMMC. Трансиверная часть очень развита и включает в себя четыре трансивера PS-GTR (6 Гбит/с), 32 трансивера PL-GTH (16,3 Гбит/с) и 16 трансиверов PL-GTY (32,735 Гбит/с). Дополнительно имеются контроллеры физического уровня Gigabit Ethernet и USB 2.0.

Несущая плата, своеобразный аналог материнской платы, содержит множество различных интерфейсов. В частности, она располагает портами SDI и HDMI на вход и выход, слотом PCIe x4, сетевыми «корзинами» SFP+ и QSFP+, а также разъёмами PMC+, FMC, FireFly и Pmod. Питается плата от стандартного DIN-разъёма 12 В.

Новый комплект разработки универсален. В частности, он позволяет разрабатывать системы трансляции видео нового поколения, поскольку поддерживает ввод и вывод видео в формате 4K при 60 к/с. Но столь же хорошо он подойдёт для проработки решений для беспроводных сетей 5G и сетевых решений класса 100G. Подробной информации о сопровождающем комплект программном обеспечении Xilinx пока не опубликовала, известно лишь о Linux BSP.

Постоянный URL: http://servernews.ru/1022607
16.09.2020 [18:23], Алексей Степин

Xilinx T1: FPGA-ускоритель для сотовых сетей ORAN нового поколения

Ускорители на базе программируемых логических схем (ПЛИС) продолжают активно завоевывать всё новые сферы, а особенно активно они применяются в коммуникационных и сетевых сценариях. Компания Xilinx, один из признанных лидеров в создании мощных ПЛИС, анонсировала новый ускоритель T1, предназначенный для использования в сфере Open Radio Access Network (ORAN).

Концепция открытых сетей радиодоступа была впервые предложена некоммерческой организацией O-RAN, основанной крупными мировыми операторами мобильной связи. Этот альянс поставил перед собой задачу выработки открытых требований и стандартов, описывающих радиочастотные сети нового поколения. В основе лежит виртуализация и использование платформ со стандартной открытой архитектурой, позволяющей провайдерам связи не быть привязанными к закрытым и дорогим решениям крупных поставщиков подобного рода оборудования. Решение Xilinx, представившей T1, в этом свете выглядит совершенно логичным — ПЛИС сочетают в себе гибкость программно-определяемого подхода с мощностью чисто аппаратных решений.

Благодаря ORAN, новые сети пятого поколения должны стать более гибкими и массовыми, нежели это случилось с рынком 4G LTE, который сильно полагается на проприетарные ОЕМ-решения. Задача Xilinx T1 — находиться на стороне базовой станции и выполнять конвертацию сетевого потока в стандартные ORAN-протоколы, подавая их на входы и выходы радиотрансиверов.

В традиционных базовых станциях обычно обычно применяется три класса чипов: процессор общего назначения, выполняющий обработку пакетов на уровнях 2 и 3, базовый FPGA или ASIC, ответственный за реализацию физического уровня, и так называемый fronthaul-FPGA, преобразующий трафик CPRI в формат, понятный вышеупомянутому контроллеру физического уровня. Xilinx T1 должен эффективно сочетать в себе качества всех трёх процессоров, что существенно упростит компоновку сервера базовой станции.

Физически это плата расширения PCI Express формата HHHL, укладывающаяся в пакет потребления 75 Ватт. На борту она несёт как fronthaul-часть (на базе Zynq RFSoC), так и мощную матрицу Zynq Ultrascale+ для всего остального. Стандартный формат позволяет использовать обычные широко распространённые серверы, поскольку слоты PCIe сейчас можно встретить везде; впрочем, системная плата должна уметь выполнять бифуркацию шины. В текущем варианте используется версия 3.0, но ожидается и скорое появление моделей с PCIe 4.0.

Xilinx реализовала в концепции T1 ряд референсных дизайнов с готовыми блоками IP, уже реализованными в набортных ПЛИС, так что ускорители практически готовы к работе прямо «из коробки» и провайдеру, решившему использовать это решение, не придется разрабатывать всё с нуля. Вместо этого можно сочетать готовые IP на плате и блоки от третьих разработчиков. Что интересно, T1 уже доступен к заказу, хотя Xilinx обычно объявляет новинки за квартал или более до начала массовых поставок.

Постоянный URL: http://servernews.ru/1020793
03.06.2020 [23:12], Алексей Степин

InAccel предлагает инструментарий для доступа к ресурсам ПЛИС с помощью браузера

Иметь в своём распоряжении аппаратные ресурсы ПЛИС (FPGA) — всего лишь полдела. Нужно ещё располагать удобными инструментами, позволяющими эти ресурсы задействовать. Компания InAccel предлагает новый способ: использовать возможности ПЛИС-ускорителей с помощью браузера и браузерных приложений.

Один из вариантов ускорителя Xilinx Alveo

Один из вариантов ускорителя Xilinx Alveo

Изначально компания Xilinx представила открытый набор библиотек Vitis Library. Он позволял буквально «из коробки» использовать выпускаемые Xilinx программируемые матрицы совместно с уже имеющимися приложениями практически без вмешательства или же с минимальным вмешательством в их код. В список Vitis Library входили библиотеки для обычных вычислений, статистики, линейной алгебры и библиотеки обработки сигналов (DSP), а также ряд специфических библиотек, вроде поддержки машинного зрения и финансовых расчётов.

Веб-браузеры в наше время применяются очень широко. Даже программное обеспечение недавно запущенного космического корабля Dragon 2 использует связку HTML5 + JavaScript, правда, только для интерфейса; системы класса mission critiral всё же написаны на C++.

Компания InAccel решила совместить преимущества современных браузеров с преимуществами ПЛИС. Пока выпущена демоверсия разработанной InAccel технологии, но она уже работает с платами Xilinx серии Alveo.

Новый фреймворк основан на Jupyter Hub, платформе, позволяющей создавать среды для научных задач, работающие в облаке и не требующие процедур инсталляции и поддержки от конечных пользователей. Частью комплекса является Jupyter Notebook, веб-приложение, позволяющее создавать различные документы, сочетающие в себе выполняемый код, уравнения, визуализации и описательные тексты; этими документами можно делиться с коллегами в онлайн-режиме.

С помощью фреймворка InAccel теперь пользователи Jupyter Hub смогут пользоваться всеми преимуществами ПЛИС, такими, как низкая латентность и высокая производительность в специфических задачах. Система способна работать как локально, с использованием плат Alveo, так и в облаке, включая таких провайдеров, как AWS, Azure и Alibaba Cloud. Имеется пробный доступ для тех, кто желает протестировать новую технологию. Полный список библиотек VitAll можно найти на сайте компании.

Постоянный URL: http://servernews.ru/1012576
27.05.2020 [20:54], Алексей Степин

Новая ПЛИС Xilinx Virtex UltraScale+ оптимизирована для сетей и СХД

С момента своего появления программируемые логические схемы проделали большой путь. В конце прошлого года рекорд Xilinx, составивший 9 млн. логических ячеек был побит Intel, представившей Stratix 10 GX 10M с 10 миллионами ячеек.

Сейчас один из самых известных разработчиков ПЛИС в мире подтверждает звание лидера, анонсируя новую микросхему в серии Virtex UltraScale+ — VU23P.

Предыдущая модель, Virtex UltraScale+ VU19P, представляла собой высокопроизводительную ПЛИС общего назначения, предназначенную для разработки и прототипирования однокристальных платформ и чипов ASIC. Новая VU23P более специализирована: компания-разработчик нацелила её на использование в производительных сетевых решениях, а также для ускорения крупных систем хранения данных. Специально оговаривается тот факт, что по соотношению LUT и DSP-ячеек новинка уступает VU19P, но превосходит остальные ПЛИС в серии UltraScale+.

Зато коммуникационные возможности у VU32P развиты великолепно: в ней реализованы новейшие PAM4-трансиверы со скоростью 58 Гбит/с, поддержка шины PCI Express 4.0 и интегрированный MAC-контроллер класса 100G; конфигурация в качестве «умного» сетевого процессора допускает использование скоростей 200 Гбит/с. Всё это довольно компактно упаковано: размер кристалла не превышает 35 × 35 мм.

Комплект разработчика на базе старшей ПЛИС с PAM4-трансиверами класса 58G, VU29P

Комплект разработчика на базе старшей ПЛИС с PAM4-трансиверами класса 58G, VU29P

Virtex UltraScale+ VU23P ориентирована не только на работу в качестве сетевого ускорителя. Она с тем же успехом может выполнять и роль акселератора в масштабных сетевых системах хранения данных. Для этого в ней реализована полноценная поддержка технологии NVMe over Fabrics, ведь уже очевидно, что протокол NVMe одержал победу в сфере накопителей и именно за ним будущее.

В VU23P поддерживается ряд сценариев ускорения, востребованных в таких системах: сжатие и декомпрессия данных, их дедупликация, выстраивание очередей (sequencer functionality) и других. Также новинка найдёт своё место в конвергентных сетях, поскольку может работать в качестве шлюза, позволяющего объединять все используемые в такой сети службы в едином интерфейсе без потери производительности.

Информацию о новинке можно найти на веб-сайте компании-разработчика. Там же имеется обзор архитектуры UltraScale в целом и руководство по выбору наиболее подходящей под ваши задачи ПЛИС.

Постоянный URL: http://servernews.ru/1012016
16.04.2020 [21:03], Алексей Степин

Samsung и Xilinx объединяют усилия для завоевания рынка базовых станций 5G

Ещё в начале весны компания Xilinx анонсировала новую платформу Versal Premium, сердцем которой стал универсальный чип, содержащий в себе блоки программируемой логики, криптографии, DSP и ядра ARM общего назначения.

Разработчик присвоил новинке термин ACAP (adaptive compute acceleration) — адаптивная вычислительная платформа. А совсем недавно новинкой заинтересовалась Samsung, осваивающая рынок 5G-решений.

Активность Samsung в этом сегменте весьма велика: если пару лет назад доля компании на рынке базовых станций 5G колебалась около нулевой отметки, то к началу 2019 года она достигла 30%, а сейчас продолжает увеличиваться ударными темпами.

Война США и Huawei продолжается, поэтому Samsung на сегодня можно назвать одним из крупнейших поставщиков оборудования для создания беспроводных сетей пятого поколения. И разработка Xilinx была оценена корейским гигантом по достоинству. Компании объявили о сотрудничестве в сфере производства базовых станций для сетей пятого поколения.

Платформа Xilinx Versal доступна уже сейчас для избранных клиентов; массовые поставки начнутся в четвёртом квартале. Для сравнения, Intel, обещавшая своим партнёрам в лице Nokia и ZTE свой вариант процессора для базовых станций 5G — Snow Ridge, так и не смогла сдержать своих обещаний в 2019 году из-за проблем с 10-нм техпроцессом. Кроме того, Xilinx Versal обладает более широкими возможностями и может предложить большую степень гибкости.

Благодаря богатым возможностям в области цифровой обработки сигналов, Versal подходит как для использования в низкочастотных реализациях 5G (600 ‒ 700 МГц, 30 ‒ 250 Мбит/с), так и в высокочастотных (2,5 ‒ 3,5 ГГц, 1 ‒ 3 Гбит/с). В настоящее время Versal, по словам производителя, является наиболее продвинутой платформой для 5G.

Постоянный URL: http://servernews.ru/1008652
12.04.2020 [12:07], Алексей Разин

Финансовым директором Xilinx назначен выходец из Intel

После покупки Altera в 2015 году корпорация Intel превратилась в крупного игрока на рынке ПЛИС. Конкурирующая компания Xilinx на днях объявила, что её новым финансовым директором стал Брайс Хилл (Brice Hill), который имеет 25-летний опыт работы в Intel.

Новый работодатель отмечает наличие у 53-летнего Хилла большого опыта в финансировании передовых разработок, слияний и поглощений.

Источник изображения: AP News

Источник изображения: AP News

На предыдущем месте работы в Intel он курировал финансирование и операционную деятельность в сфере производства, разработок и исследований. На более раннем этапе карьеры в Intel Хилл занимал пост корпоративного вице-президента по стратегии в подразделении, отвечающем за выпуск продуктов для центров обработки данных, персональных компьютеров и Интернета вещей. В другой период в круг его компетенций входило планирование расширения производственных мощностей Intel.

Хилл перешёл на работу в Intel в 1995 году в статусе консультанта. За его плечами обучение в Университете Вашингтона по направлению экономики и финансов, которое он завершил в 1989 году. Степень MBA в области финансов и стратегического планирования он получил в Мичиганском университете в 1995 году. До поступления на работу в Intel Брайс Хилл успел поработать в корпорации General Motors на позиции, связанной с управлением финансами. До последнего времени он занимал в Intel пост корпоративного вице-президента, финансового и операционного директора подразделения Technology, Systems Architecture and Client Group.

 

Постоянный URL: http://servernews.ru/1008218
12.03.2020 [19:44], Алексей Степин

Xilinx Versal Premium: сверхмощная гетерогенная платформа для сетей нового поколения

Компания Xilinx, один из ведущих разработчиков программируемых логических схем (ПЛИС), анонсировала третье поколение адаптивных сетевых процессоров Versal — Versal Premium. Новинка является наиболее производительной в серии и предназначена для использования в высокоскоростных сетях нового поколения.

Компания называет Versal «адаптивной платформой для ускорения вычислений» (adaptive compute acceleration, ACAP).

И действительно, архитектура Versal достаточно уникальна. По своей структуре она гетерогенна и включает в себя самые различные блоки — так, Versal Premium имеет в своём составе два ядра ARM Cortex-A72, два ядра ARM Cortex-R5F для приложений реального времени, набор движков DSP, набор криптографических движков, способных работать со скоростями до 400 Гбит/с, интерфейсы Ethernet со скоростями от 100 до 600 Гбит/с, контроллеры периферийных шин, а также набор программируемой логики, являющийся сердцем чипа.

Новый чип разработан с применением 7-нм технологического процесса TSMC и, по словам Xilinx, втрое превосходит другие ПЛИС, когда речь идёт о пропускной способности сетевых подсистем. Versal Premium должен стать новым словом в разработке однокристальных сетевых процессоров классов 400G и 800G. Полностью технические характеристики приведены на сайте компании-разработчика. Отметим только, что в старшем варианте Versal Premium будет иметь более 14 тысяч DSP-движков, 7352 ячейки системной логики и свыше 3,3 миллионов LUTs.

В сравнении с предыдущими чипами Versal, версия Premium получила трансиверы PAM4 со скоростью 112 Гбит/с, поддержку сетевого проткола Interlaken, высокоскоростные криптографические движки и реализацию PCI Express 5.0. В комплекте с платформами разработки Vitis и Vivado Design Suite это наиболее мощное на сегодня решение для разработчиков аппаратного и программного сетевого обеспечения нового поколения.

Плата VMK180 из комплекта разработчика Versal Prime Series

Плата VMK180 из комплекта разработчика Versal Prime Series

Пока речь идёт лишь об анонсе новой платформы. Поставки образцов Versal Premium избранным клиентам Xilinx начнутся в первой половине следующего года. Но документация уже доступна и разработчики могут приступить к прототипированию новых устройств, используя комплект Versal Prime Evaluation Kit.

Постоянный URL: http://servernews.ru/1005810
07.03.2020 [14:54], Алексей Степин

Xilinx Alveo U25: полку «умных» сетевых карт прибыло

Рынок так называемых «умных» сетевых адаптеров в последние годы активно развивается, поскольку растут и сами сети. Оптимальным решением всё чаще становится выбор сетевого адаптера, не отнимающего ценные вычислительные ресурсы у центральных процессоров.

Столь лакомый кусок рынка, составляющий по разным оценкам, от 10 до 12 миллионов серверов, не мог не привлечь внимания компании Xilinx, которая представила новые экономичные, но при этом весьма производительные сетевые ускорители Alveo U25.

Единого, устоявшегося подхода к реализации ускорения сетевых функций нет. Свои преимущества и недостатки имеет каждый из трёх встречающихся сегодня вариантов — на базе специализированного кремния (ASIC), на базе процессоров общего назначения и на базе ПЛИС (FPGA).

Самым гибким является третий путь, но он же до недавнего времени оставался и самым сложным с точки зрения программирования. Ускорители Xilinx Alveo U25 должны это изменить. Во многом они базируются на наработках Solarflare, компании, стоящей у истоков высокоскоростных сетевых карт с минимальными задержками и выкупленной Xilinx прошлым летом за $400 миллионов.

Сетевые скорости растут быстрее процессорных, потребность в сетевых ускорителях растёт

Сетевые скорости растут быстрее процессорных, потребность в сетевых ускорителях растёт

По словам представителя Xilinx, Alveo U25 — первый по-настоящему универсальный «умный» сетевой адаптер, позволяющий развёртывать различные сценарии ускорения практически так же быстро, как и карты на базе процессоров общего назначения. Но при этом он обладает несопоставимо более высоким уровнем производительности при энергопотреблении в районе 40 ‒ 50 Ватт. В этот пакет можно уместить 8 или даже 16-ядерный ЦП с архитектурой ARM, что позволяет достичь скорости обработки порядка 32 миллионов сетевых пакетов в секунду на частоте 2 ГГц.

В то же время Alveo U25 может обработать 300 миллионов пакетов в секунду при частоте всего 300 МГц, что позволяет либо на порядок увеличить производительность в заданном диапазоне энергопотребления, либо на порядок сократить само энергопотребление при сохранении уровня производительности.

Рынок «умных» сетевых решений весьма широк

Рынок «умных» сетевых решений весьма широк

Всё дело в развитом параллелизме, который можно синтезировать с помощью FPGA. 8 или даже 16 фиксированных ядер ARM не позволяют достичь такого же уровня параллелизма, как тысячи одновременно работающих обработчиков, синтезированных из ресурсов FPGA. В Alveo U25 используется матрица из серии Zynq, XCU25 с 520 тысячами LUT; в ней также интегрировано 4 ядра ARM Cortex-A53. Объём оперативной памяти DDR4 составляет 6 Гбайт. Два порта SFP28 обеспечивают скорость 25 Гбит/с.

Для минимизации задержки в Alveo U25 реализована технология Solarflare Onload, позволяющая карте работать напрямую с пользовательскими приложениями, минуя уровень ядра операционной системы и её стека TCP/IP. Помимо стандартных сценариев разгрузки, новинка Xilinx поддерживает сценарии машинного обучения и аналитики данных и даже транскодирования видеопотоков на лету, что наверняка найдёт своё применение в активно развивающейся сфере периферийных вычислений.

Xilinx Alveo U50: первый ускоритель в серии, не требующий подключения дополнительного питания

Xilinx Alveo U50: первый ускоритель в серии, не требующий подключения дополнительного питания

Ускорители Alveo U25 поддерживают среду разработки Xilinx Vitis, содержащую все необходимые библиотеки, компиляторы и отладчики. Поддерживаются популярные фреймворки TensorFlow и FFmpeg, а также приложения сторонних разработчиков, написанные на языках Python, C, C++ или P4. Компания Xilinx уже поставляет опытные партии Alveo U25 избранным клиентам, массовые поставки новых «умных» сетевых карт должны начаться в третьем квартале.

Napatech Link NT200A02: также базируется на FPGA производства Xilinx

Napatech Link NT200A02: также базируется на FPGA производства Xilinx

Отметим, что крупные веб-провайдеры используют решения собственной разработки: так, Microsoft применяет порядка миллиона карт серии Catapult, Amazon Web Services располагает примерно таким же количеством ARM-адаптеров Nitro, а китайская Alibaba Group активно экспериментирует с сетевыми процессорами X-Dragon.

Но, как уже было отмечено в начале, поле для игры очень широкое: на долю всех остальных поставщиков услуг приходится гораздо больше серверов, от 12 до 14 миллионов, и из них лишь 2 или 3 миллиона уже оснащены сетевыми ускорителями. Ни Baidu, ни Tencent в активном внедрении «умных» сетевых карт пока не замечены, так что у Xilinx c Alveo U25 есть серьёзные шансы на успех.

Правда, конкуренция предстоит жёсткая: в этот же сектор метят такие опытные разработчики, как Mellanox и Broadcom, не дремлют Marvell и Silicom, и весьма агрессивно продвигают свои разработки молодые компании, такие, как Fungible или Pensando.

Постоянный URL: http://servernews.ru/1005284
22.01.2020 [12:13], Геннадий Детинич

Для среды разработки Xilinx выпущено полное руководство по интеграции STT-MRAM

Скорость распространение нового типа энергонезависимой памяти STT-MRAM зависит не только от наличия микросхем памяти, но также от уровня поддержки разработчиков. Для решения последней задачи выпущено полное руководство по проектированию для среды Xilinx Vivado.

Компания Everspin Technologies сообщила, что поддержала относительно недавний старт массового производства 1-Гбит чипов памяти STT-MRAM выпуском всеобъемлющего руководства по проектированию интерфейсов с использованием магнитно-резистивной оперативной памяти со спиновым переносом. На момент анонса руководство интегрировано в среду Vivado компании Xilinx.

Интерфейс памяти Everspin 1 Гбит STT-MRAM представлен стандартом DDR4 со скоростью передачи данных 1333 МТ/с на линию. Задержки, уровни питания и некоторые другие параметры сигнальной структуры STT-MRAM отличаются от сигнальной структуры обычной оперативной памяти с интерфейсом DDR4. Тем не менее, базовые контроллеры памяти Xilinx, которые входят в среду Vivado, поддерживают уже второе поколение памяти STT-MRAM Everspin, что позволяет быстро и с гарантией выводить на рынок новые продукты.

Новые микросхемы памяти STT-MRAM компании Everspin выпускаются с использованием 28-нм техпроцесса на заводе компании GlobalFoundries. До производства 1-Гбит чипов, выпуск которых стартовал в конце прошлого лета или в начале осени, Everspin выпускала 256-Мбит микросхемы STT-MRAM. Дискретные чипы памяти MRAM кроме неё никто в мире больше не производит в товарных объёмах.

Можно рассчитывать, что четырёхкратный рост объёма микросхем STT-MRAM сделает их более популярным продуктом для установки в качестве энергонезависимых буферов или для обслуживания критически важных нагрузок. А сотрудничество с Xilinx позволит ускорить разработку новых устройств. 

Постоянный URL: http://servernews.ru/1001976
23.11.2019 [20:20], Андрей Созинов

SC19: Western Digital показала U.2-ускорители ИИ на базе FPGA Xilinx

В рамках конференции SC19 компания Western Digital показала свои ускорители машинного обучения (Machine Learning Accelerator) на базе ПЛИС Xilinx Zynq UltraScale+.

Ключевой особенностью данных ускорителей является то, что они выполнены в нестандартном для таких устройств форм-факторе U.2, который характерен для твердотельных накопителей.

В ускорителях Western Digital используются гибридные программируемые матрицы Xilinx Zynq UltraScale+ ZU7EV. Помимо 504 000 логических элементов данные чипы содержат в себе четыре процессорных ядра Cortex-A53 с частотой 1,5 ГГц и два вспомогательных ядра Cortex-R5 с частотой 600 МГц. Для подключения используется либо стандартный разъём U.2, либо адаптер PCIe x4. Энергопотребление ускорителя составляет всего 20 Вт.

Производитель позиционирует FPGA-ускорители формата U.2 в качестве альтернативы ускорителям на графических процессорах в задачах, связанных с искусственным интеллектом и машинным обучением. Отмечается, что новинки обеспечивают такой же уровень точности при машинном обучении, и также способны работать с числами INT8 и INT16.

Ускорители способны работать с нейросетями на базе TensorFlow, Caffe, Caffe2 и MXNET. Причём какие-либо изменения в коде и повторная тренировка сетей, уже обученных на GPU, не требуются. Производительность, по словам WD, составляет 239 кд/с в Resnet50 и 561 кд/с в Googlenet.

Помимо довольно необычных ускорителей машинного обучения, компания Western Digital продемонстрировала в рамках SC19 различные твердотельные накопители и жёсткие диски высокой ёмкости для промышленного использования. В частности, были показаны «расширители» оперативной памяти Ultrastar DC ME200 Memory Extension Drive, вместительные твердотельные накопители Ultrastar DC SN640 и DC SN340, а также жёсткие диски Ultrastar DC HC550 и DC HC650 объёмом до 20 Тбайт.

Постоянный URL: http://servernews.ru/998323
Система Orphus