NVIDIA в рамках GTC 2023 объявила о новом решении, которое привносит возможности ускорения работы в сферу вычислительной литографии. Это позволит крупным игрокам полупроводниковой отрасли, таким как ASML, TSMC и Synopsys, ускорить разработку и производство микросхем нового поколения по мере приближения характеристик чипов к физическим ограничениям.

Речь идёт о библиотеке NVIDIA cuLitho для вычислительной литографии. Говорится, что её интеграцией уже занимаются контрактный производитель TSMC, а также фирма Synopsys, работающая в области САПР для проектирования электроники. Производитель оборудования ASML также сотрудничает с NVIDIA в области GPU и cuLitho. Эти компании намерены встроить cuLitho в своё ПО, производственные процессы и системы на базе чипов с архитектурой NVIDIA Hopper.

Говорится, что предприятия, использующие cuLitho, смогут ежедневно производить в 3–5 раз больше фотошаблонов при в 9 раз меньших затратах энергии по сравнению с традиционными методами.

Источник изображения: NVIDIA

Предполагается, что решение NVIDIA позволит проектировать микросхемы по более «тонкому» техпроцессу, нежели это возможно сейчас. Кроме того, сократится время выхода продуктов на рынок и повысится энергоэффективность крупных дата-центров, отвечающих за управление производственными процессами. В частности, с применением cuLitho может быть заложена основа для выпуска изделий с нормами 2 нм и менее.

Источник изображения: NVIDIA

Утверждается, что, работая на базе GPU разработки NVIDIA, платформа cuLitho обеспечивает скачок производительности до 40 раз по сравнению с обычной литографией. Это даёт возможность 500 системам NVIDIA DGX H100 заменить 40 000 CPU благодаря параллельной обработке различных элементов вычислительной литографии. Кроме того, значительно снижается энергопотребление ЦОД и сокращается негативное воздействие на окружающую среду.

За фотоникой будущее сетей и интерконнектов, это становится всё очевиднее по мере того, как игроки на рынке микроэлектроники создают альянсы для освоения этой «территории». Уже известен союз Ayar Labs и NVIDIA, теперь очередь дошла до Synopsys и крупного производителя сетевого оборудования Juniper Networks.

Эти компании объявили о заключении стратегического союза в области освоения фотонных технологий. Детищем альянса стала новая компания, названная OpenLight, в её состав вошло одно из подразделений Juniper, однако 75% активов OpenLight принадлежит Synopsys.

Источник: OpenLight

Название хорошо отражает цели OpenLight — речь идёт о разработке архитектурно открытых решений кремниевой фотоники, которые могут создаваться силами сторонних компаний на мощностях Tower Semiconductor. В планах компании создание высокопроизводительных фотонных чипов для рынка телекоммуникаций, систем лазерной навигации, здравоохранения, высокопроизводительных вычислений и оптических процессоров.

Сердцем этих разработок станет электронно-оптический модулятор на основе фосфида индия (InP), обеспечивающий меньшие потери сигнала и лучшие характеристики в сравнении с традиционными кремниевыми аналогами. Ключевой особенностью также считается использование интегрированного лазера, чего нет, например, у Ayar Labs. Технологический процесс PH18DA, используемый Tower Semiconductor позволит добиться такой интеграции, что в перспективе сделает кремниевую фотонику дешевле и доступнее.

Технологии OpenLight позволят создавать монолитные электронно-оптические чипы. Источник: OpenLight

Рабочие образцы первых оптических трансиверов класса 400G/800G на базе новой технологии, по словам представителей OpenLight, можно будет ожидать уже летом этого года. Тогда же компания обещает выпустить и первый многокомпонентный «кремний» на базе техпроцесса PH18DA — на одной пластине будут находиться чипов разных разработчиков. Такой подход позволит оптимизировать производственные расходы и снизить себестоимость готовых изделий.

Стоит отметить, что Tower Semiconductor вскоре будет приобретена Intel, которая (как и NVIDIA) кровно заинтересована в разработке кремниево-фотонных технологий и уже успела инвестировать в Ayar Labs вместе с GlobalFoundries, HPE, NVIDIA и Lockheed Martin. В прошлом году Cisco, ещё один крупный производитель сетевого оборудования, поглотил Acacia, компанию-разработчика в области кремниевой фотоники.

Новый стандарт шины CXL (Compute Express Link) хорош тем, что базируется на уже давно устоявшемся и общепринятом стандарте PCI Express, который способен обеспечить высокие скорости обмена данными и минимальную латентность. Версия 2.0 стандарта CXL была финализирована совсем недавно, в ноябре этого года, и мы опубликовали посвящённую этому событию заметку.

Напомним основные тезисы CXL 2.0. В основе новой версии по-прежнему лежит PCI Express 5.0, однако в ней реализована более сложная, многоуровневая структура взаимодействия узлов сети. Появилась поддержка коммутирования и шифрования, а также возможность работы с устройствами «постоянной памяти» (persistent memory), такими как, например, Optane DCPMM. Предусмотрена возможность управляемого горячего подключения, что немаловажно, поскольку позволяет минимизировать время простоя и ввода в строй новых вычислительных узлов в системе.

На сегодняшний момент CXL имеет самую большую армию сторонников: в разработке участвуют более 120 компаний. Для сравнения, потенциально конкурирующий стандарт CCIX может похвастаться примерно 50 участниками, Gen-Z насчитывает около 70 участников, а OpenCAPI — лишь 38. Впрочем, между CXL и Gen-Z в настоящее время подписан «меморандум взаимопонимания». Также называется возможность совместного использования CCIX и CXL, подобно тому, как Ethernet может работать поверх InfiniBand.

Конечно, всё это не гарантия того, что CXL обязательно победит, но шансы на победу достаточно высокие, особенно если учесть, что в составе совета директоров CXL принимают участие AMD, ARM, Intel и IBM. Помогает в продвижении стандарта компания Synopsys, весьма известный и солидный разработчик IP-решений. Из достижений компании 2020 года можно назвать набор инструментов для создания аналоговых чипов машинного обучения (совместно с IBM), новые 64-битные ядра ARC и интерфейс для памяти HBM2E.

Для CXL компания создала первую законченную реализацию стандарта ещё в 2019 году. Сейчас Synopsys объявила о новых IP-блоках CXL DesignWare, поддерживающих протокол AMBA CXS и позволяющих бесшовно интегрировать шины CXL и ARM Neoverse Coherent Mesh Network. С растущей популярностью серверных процессоров на базе ARM это даёт CXL ещё одно важное преимущество.

Отметим, что новые IP-блоки способны работать на скорости 32 ГТ/с при 512-битной ширине шины. Поддерживаются конфигурации от x1 до x16, включая варианты с бифуркацией линий PCIe 5.0. Реализация физического уровня (PHY) уже сейчас описывается для широкого круга техпроцессов FinFET. Страницы, посвящённые новому контроллеру CXL, DesignWare CXL IP и верификация IP для AMBA CXS доступны по соответствующим ссылкам.

В феврале 2019 года IBM Research открыла центр аппаратных средств ИИ (AI Hardware Center) с целью повысить эффективность вычислений ИИ в 1000 раз в течение десятилетия. В течение последних двух лет, как заявляет IBM, ей удаётся соответствовать амбициозной цели: она увеличивает эффективность вычислений в 2,5 раза в год.

Недавно IBM сообщила о двух ключевых достижениях на пути к повышению эффективности ИИ. Во-первых, IBM сделает цифровые ИИ-ядра совместимыми с экосистемой Red Hat OpenShift. Это позволит разрабатывать аппаратное обеспечение IBM параллельно с программным обеспечением Red Hat, так что к моменту выпуска оборудования ПО уже будет в полной готовности.

Во-вторых, IBM и компания Synopsys, занимающаяся автоматизацией проектирования, открывают исходный код комплекта для разработки аналоговых аппаратных ИИ-ускорителей, подчеркивая возможности, которые может предоставить аналоговое оборудование. Набор инструментов Analog AI нацелен на решение проблемы архитектуры фон Неймана, выполняя вычисления непосредственно в памяти.

По словам Мукеша Харе (Mukesh Khare), вице-президента IBM Systems Research, набор инструментов Analog AI будет доступен для стартапов, учёных, студентов и предприятий. «Они все смогут... узнать, как использовать некоторые из этих новых возможностей, которые появляются в процессе разработки. И я уверен, что сообщество сможет придумать даже лучшие способы использования этого оборудования, чем могли бы некоторые из нас», — говорит Харе.

Большую часть этого набора составляют инструменты проектирования, предоставленные Synopsys. Вместе с тем Арун Венкатачар (Arun Venkatachar), вице-президент по искусственному интеллекту и центральному проектированию Synopsys заявил, что IBM и Synopsys вместе работали над аппаратным и программным обеспечением для набора инструментов Analog AI.

За многослойной высокоскоростной памятью будущее — если не в обычных системах, где может потребоваться замена модулей памяти, то там, где память устанавливается раз и навсегда, использование HBM (High Bandwidth Memory) и её аналогов позволяет достичь невиданного ранее уровня производительности. Но память не существует сама по себе, ей необходима «обвязка» в виде контроллера и интерфейса физического уровня (PHY). Такое решение под названием DesignWare HBM2 представила компания-разработчик Synopsys. Новый дизайн позволяет добиться пропускной способности интерфейса на уровне 307 Гбайт/с, что в 12 раз быстрее интерфейса DDR4-3200.

Кроме того, комплекс DesignWare HBM2, состоящий из контроллера, физического интерфейса и модуля проверки, позволяет добиться и в 10 раз более высокой энергоэффективности в сравнении с вышеупомянутым стандартом DDR4. Данное решение может найти применение практически в любой сфере: продвинутые графические процессоры, суперкомпьютеры и сети требуют всё более и более быстрой памяти, дабы она не стала узким местом в процессе роста производительности. Базируется новый дизайн на уже проверенных технологиях Synopsys, разработанных для HBM первого поколения и DDR4, — они прошли проверку временем и в настоящее время используются сотнях самых различных чипов.

Дизайн Synopsys DesignWare HBM2 используется и в одном из самых ожидаемых проектов этого года — графическом процессоре AMD Vega. В профессиональных моделях Radeon Vega Frontier Editon с объёмом памяти 16 Гбайт он уже дебютировал. Новое решение обладает высокой гибкостью: так, новый контроллер умеет оперировать каналами памяти так, чтобы обеспечивать максимальную пропускную способность на основе анализа паттернов трафика. В связке контроллера и блока PHY использован универсальный интерфейс DFI 4.0, облегчающий интеграцию, а система проверки полностью соответствует требованиям JEDEC, предъявляемым к многослойной памяти. Комплекс Synopsys DesignWare HBM2 уже доступен для разработчиков, использующих 14- и 7-нм технологические процессы, версии для иных техпроцессов уже в разработке и будут доступны позднее.

Представители компании Synopsys, специализирующейся на разработке IP-блоков для полупроводниковых устройств, сообщили о завершении работ над большим пакетом интерфейсных IP-блоков физического уровня DesignWare interface PHY IP, которые проводились в кооперации с компанией TSMC. В этот пакет входят IP-блоки для SuperSpeed USB 3.0, USB 2.0, HDMI, PCI Express, DDR, SATA и встроенной памяти для 28-нанометровой технологии TSMC. Кооперация двух компаний позволяет специалистам разрабатывать более функциональные, компактные и энергоэкономные системы на чипе (SoC, system-on-chip). Компании Synopsys и TSMC имеют давний опыт сотрудничества на нескольких этапах усовершенствования технологического процесса изготовления микрочипов — от 180-нанометровой технологии до внедряемой 28-нанометровой.

«Тесные и длительные связи TSMC и Synopsys позволяют нашим общим клиентам получать, в итоге, доступ к множеству высококлассных IP-решений для широкого диапазона технологических процессов TSMC, — сказал Сук Ли (Suk Lee), директор подразделения маркетинга технологических инфраструктур TSMC. — Совместная разработка пакета IP-блоков физического уровня DesignWare PHY и IP-блоков встроенной памяти SiWare Embedded Memory SRAM для 28-нанометрового процесса является естественным продолжением нашего давнего и успешного сотрудничества». Джон Коэтер (John Koeter), вице-президент по маркетингу подразделения Solutions Group компании Synopsys, отметил, что IP-блоки компании прошли проверку на кристалле и показали свою надежность и совместимость с технологическими процессами TSMC в широком диапазоне вариаций температуры и напряжения. Появление на рынке IP-блоков пакета DesignWare PHY IP для 28-нанометрового процесса TSMC ожидается во втором квартале 2011 года. IP-блоки встроенной памяти SiWare Embedded Memories для этого процесса доступны уже сейчас.

Источник:

• design-reuse.com