Материалы по тегу: fpga

20.03.2021 [13:47], Сергей Карасёв

Xilinx представила компактные решения UltraScale+ для периферийных вычислений

Компания Xilinx расширила семейство продуктов UltraScale+, анонсировав ультракомпактные изделия Artix и Zynq, рассчитанные на применение в сфере периферийных (edge) вычислений. Чипы позволят решать различные задачи в сферах машинного зрения, вещания, здравоохранения, транспорта и пр.

Новинки будут производиться по 16-нанометровой технологии и использовать упаковку InFO (Integrated Fan-Out) компании TSMC. Утверждается, что изделия приблизительно на 70 % компактнее традиционных современных чипов.

Новое семейство Artix UltraScale+ включает небольшие ПЛИС (FPGA). Они отлично подходят для машинного зрения, высокоскоростных сетевых устройств, видеооборудования класса 8K-Ready и пр. Упомянуты трансиверы с пропускной способностью 16 Гбит/с.

В свою очередь, решения Zynq UltraScale+ — это микропроцессорные системы на кристалле (MPSoC), оптимизированные с целью снижения стоимости. Они могут содержать два или четыре вычислительных ядра ARM Cortex-A53, а также программирые элементы и DSP. Эти изделия подходят для оборудования Интернета вещей, интегрируемых видеокамер, различного медицинского оборудования и пр.

Пробные производство и поставки новых чипов планируется организовать в третьем квартале текущего года. Подробности о новинках представлены в презентации компании.

Постоянный URL: http://servernews.ru/1035347
23.02.2021 [19:24], Сергей Карасёв

Xilinx представила 100GbE-адаптеры Alveo SN1000 с FPGA и 16-ядерным ARM CPU на борту

Компания Xilinx анонсировала «умные» сетевые адаптеры Alveo SN1000, рассчитанные на использование в современных центрах обработки данных с высокой нагрузкой. Пробные поставки изделий уже начались, а массовые продажи планируется организовать 31 марта.

Устройства относятся к решениям SmartNIC. Они позволяют перенести нагрузку с центральных процессоров серверов непосредственно на сетевые адаптеры, оптимизировав тем самым работу всей IT-инфраструктуры. Адаптеры Alveo SN1000 являются полностью программно-определяемыми и подходят для создания компонуемой инфраструктуры.

В их основу положена 16-нм FPGA XCU26 серии UltraScale+, дополненная SoC от NXP с 16 ядрами ARM Cortex-A72 (2 ГГц, 8 Мбайт кеш). Процессору выделен один, а FPGA — два 4-Гбайт модуля памяти DDR4-2400. Первенец семейства, адаптер SN1022, выполнен в виде FHHL-карты с интерфейсом PCIe 3.0 x16 / PCIe 4.0 x8 и двумя 100GbE-портами QSFP28.

Для набортной SoC заявлена совместимость с Ubuntu и Yocto Linux. В качестве основного хранилища есть 16-Гбайт NAND-модуль eMMC, а для загрузчика — NOR-чип ёмкостью 64 Мбайт. Среди совместимых ОС для хоста указаны RHEL, CentOS и Ubuntu.

Фактически в состав адаптера входят и control plane, и data plane. Поддерживается аппаратная разгрузка virtio-net, а также ускорение работы Intel DPDK и Onload TCPDirect, Open Virtual Switch, Ceph RDB, IPSec и так далее. Часть функциональности перешла по наследству от SolarFlare, но Xilinx пошла дальше и открыла доступ к готовым IP-решениям в магазине App Store.

В магазине пока нет готовых решений для SN1000, но для этой серии доступна платформа разработки Xilinx Vitis. Более подробную информацию о новинках можно найти здесь. Вместе с новыми SmartNIC и магазином компания также представила платформы Smart World и Accelerated Algorithmic Trading (ATT). Первая предназначена для ИИ-видеоаналитики в режиме реального времени, а вторая, как нетрудно догадаться, для высокочастотного трейдинга (HFT).

Постоянный URL: http://servernews.ru/1033338
05.01.2021 [22:01], Алексей Степин

S2C Prodigy Logic Matrix: новые вершины FPGA-прототипирования

Микросхемы с программируемой логикой (ПЛИС/FPGA) обеспечивают максимальную гибкость, в том числе, и при разработке новых процессорных архитектур. Компания S2C, известный поставщик средств разработки и прототипирования микроэлектроники начала поставки новых систем эмуляции и отладки под общим названием Prodigy Logic Matrix.

Требования к вычислительным мощностям, в том числе, и самих ПЛИС, постоянно растут. Нередко речь заходит о создании систем, включающих в себя более одной такой микросхемы, а иногда речь идёт о десятках ПЛИС, которые должны работать в составе одного вычислительного комплекса. Но встаёт вопрос об оптимальной системе интерконнекта, единого ответа на который в индустрии нет.

Новые системы Prodigy Logic Matrix позволяют обойти данный вопрос, поскольку не имеют жёстко заданной схемы межсоединений. Каждый такой модуль S2C содержит 8 мощных ПЛИС, в стандартную стойку может входить до 8 модулей, что дает тестовый комплекс из 64 ПЛИС в одной стойке. И это не предел, предусмотрена возможность дальнейшего расширения.

В основе каждого модуля Prodigy Logic Matrix лежит 20-нм матрица Xilinx Virtex UltraScale VU440. Это проверенное временем и хорошо задокументированное решение, имеющее свыше 5,5 миллионов логических ячеек, 2880 слайсов DSP и 48 трансиверов со скоростью 16,3 Гбит/с. Ожидаемый масштаб эмуляции ASIC в для LX1 составляет 240 миллионов ASIC-вентилей на каждую ПЛИС. Уже во втором квартале компания собирается выпустить вторую версию Logic Matrix LX2 на базе более сложных чипов Xilinx UltraScale+ VU19P, что должно повысить масштаб эмуляции до 392 миллионов ASIC-вентилей. Пока речь идёт о поставках первой версии Logic Matrix, которые уже начались.

Возвращаясь к вопросу о межсоединениях: каждая из восьми ПЛИС на плате Logic Matrix окружена множеством высокоплотных разъёмов Samtec: 64 LVDS, 80 mini-SAS и 8 специализированных высокоскоростных порта. Для связи между соседними FPGA используется интерконнект ShortBridge, а для остальных — SysLink. Кроме того, есть TransLink со встроенными SerDes-блоком для удалённого подключения по медным или оптическим кабелям.

Prodigy Logic Matrix может работать совместно с другими компонентами S2C, включая отладочные модули MDM Debug и ProtoBridge; последний посредством интерфейса AXI-PCIe позволяет подключать рабочую станцию, управляющую всей системой. Кроме того, в системе Prodigy Logic Matrix предусмотрен богатый набор разнообразных дочерних плат Prototype Ready IP с поддержкой PCI Express, USB, Ethernet, HDMI и ряда других интерфейсов. Также в состав входит необходимое программное обеспечение и библиотеки. Более подробную информацию можно запросить непосредственно у компании S2C.

Постоянный URL: http://servernews.ru/1029358
14.12.2020 [12:44], Юрий Поздеев

Lattice представила FPGA March-NX для сверхбыстрых аппаратных Root-of-Trust

Lattice Semiconductor представила второе поколение своих ПЛИС для обеспечения повышенной безопасности (аппаратный Root-of-Trust) в режиме реального времени. Новинка предназначена для серверов и промышленных аппаратных платформ, где требуется обеспечить усиленную защиту информации.

Lattice уже выпускала подобное решение в 2019 году (Mach FPGA), новое решение (Mach-NX FPGA) является его дальнейшим и имеет ряд архитектурных особенностей:

  • 384-бит алгоритм шифрования с перепрограммируемой потоковой защитой;
  • Поддержка eSPI;
  • Протоколы безопасности для обмена данными между устройствами (MCTP-SPDM);
  • 32-бит ядро RISC-V со специально разработанной микропрограммой для управления логическими ячейками (до 8400 ячеек).

В одной ПЛИС Mach-NX объединены 384-битный криптографический движок, пользовательские логические ячейки и блок ввода-вывода. March-NX может проверять и устанавливать обновления прошивок, чтобы поддерживать защищаемые системы в актуальном состоянии. Архитектура позволяет параллельно обрабатывать запросы, что увеличивает быстродействие системы и значительно снижает время реакции на обнаружение атак и восстановление после них. По словам Lattice, проверка прошивок может занимать менее 5 секунд, что делает их решение одним из самых быстрых, построенных на базе FPGA или MCU.

Mach-NX поддерживают стек решений Lattice Sentry, в который входят настраиваемое встроенное ПО, эталонные архитектуры и проекты, инструменты для разработки и внедрения систем, соответствующих требованиям NIST Platform Firmware Resiliency (NIST SP-800-193). Кроме того, Lattice представила среду разработки индивидуальных решений Propel, в которой для проектирования используется графический интерфейс, облегчающий написание кода.

Mach-NX также включает в себя флеш-память (UFM) для хранения пользовательских криптографических ключей и других задач. Весь ее объем (1064 Кбайт) зашифрован и при отключении двойной загрузки объем может быть увеличен до 2669 Кбайт. Блоки, обеспечивающие безопасность системы, генератор случайных чисел (TRNG) и неизменяемый идентификатор (уникален для каждого выпускаемого устройства) позволяют обрабатывать протоколы ECC (включая ECDSA и ECDH, 384 бит). Поддерживается протокол шифрования AES с длинной ключа до 256 бит. 

March-NX поддерживает двойную загрузку, что позволяет в случае сбоя или при выявлении скомпрометированной прошивки загрузиться с «золотого образа», который находится в памяти и продолжить работу. Решение от Lattice Semiconductor представляет собой готовый коммерческий продукт, который может быть настроен и доработан под нужды конкретного заказчика, что позволяет выпускать гибкие решения для обеспечения безопасности.

Постоянный URL: http://servernews.ru/1027755
03.12.2020 [11:58], Юрий Поздеев

Xilinx приобрела Falcon Computing, чтобы получить продвинутый компилятор Merlin

Xilinx приобрела Falcon Computing и теперь владеет технологиями компиляторов, для создания высокопроизводительных приложений с использованием FPGA и адаптивных систем на кристалле (SoC).

Falcon Computing Solutions разработала технологии оптимизации для компилятора высокого уровня (HLS), который позволяет использовать аппаратное ускорение для приложений. Xilinx заявила, что после приобретения Falcon Computing, ее технологии адаптивных вычислений станут более доступными для разработчиков программного обеспечения за счет улучшения унифицированной программной платформы Vitis с помощью автоматизированных оптимизаций для аппаратного обеспечения.

Интеграция технологий Falcon Computing в платформу Vitis позволит ускорять приложения, написанные на C++, не обладая при этом глубокими знаниями оборудования, что снижает нагрузку на разработчиков приложений при адаптации своего кода для конкретного «железа». По словам Falcon Computing, использование Merlin позволяет достигать ускорения на порядок больше, чем при использовании обычных средств разработки, за счет повторного использования данных при вычислениях, разделения памяти, параллельного и конвейерного ускорения вычислений.

Использование единого исходного кода, по стилю похожего на OpenMP, очень удобно для большинства разработчиков на C/C++, которые привыкли использовать стандартные конструкции языка программирования при разработке своих приложений.

Компилятор Merlin от Falcon Computing позволяет приложениям использовать параллельные вычисления в комбинации со специализированным оборудованием, таким как многоядерные процессоры, графические ускорители и FPGA. Компилятор автоматически преобразует код, написанный на C/C++ в код для FPGA, таким образом устраняя разрыв в специализированных навыках разработчиков и делая доступным эту технологию для более широкого круга программистов, которые до этого имели сложности с оптимизацией кода для гетерогенных платформ.

Falcon Computing не первая компания, которую купила Xilinx, в 2010 году она приобрела AutoESL (который теперь стал платформой Vitis), в 2013 году Neptune Design Automation (теперь Vivado). Xilinx стремится создать большую экосистему для эффективной разработки, покупая профильные компании, причем это не поглощение с целью уничтожения конкурентов, а приобретение технологий, с целью расширения своего бизнеса.

Постоянный URL: http://servernews.ru/1026894
01.12.2020 [15:53], Юрий Поздеев

IBM смогла довести скорость и надёжность QLC-накопителей до уровня TLC

Еще совсем недавно многие покупатели SSD опасались ставить накопители с TLC памятью, предпочитая переплатить за более выносливую и надежную MLC. Но все течет, все меняется, и кто бы мог предположить, что IBM будет использовать в своих передовых СХД FlashSystem 9200 исключительно QLC-память, доведя ее долговечность и производительность до уровня TLC. Но обо всем по порядку.

Флеш-память с четырьмя уровнями ячеек (QLC) дешевле в производстве, чем флеш-память с тремя уровнями, имеет более высокую плотность хранения, однако это сказывается на ресурсе и надежности. QLC хранит 4 бита в одной ячейке, что увеличивает продолжительность операций ввода-вывода, а это негативно сказывается на скорости чтения и записи.

Кроме того, QLC имеет меньший срок службы, выражаемый в циклах стирания-записи. Чтобы преодолеть эти ограничения, IBM разработала контроллер на базе FPGA Xilinx для своих запатентованных накопителей Flash Core Module (FCM), который отслеживает и классифицирует блоки флеш-памяти на предмет работоспособности и долговечности. Блоки данных, которые записываются наиболее часто, перемещаются на ячейки флеш-памяти с самым большим остаточным ресурсом.

Все вместе это позволило получить 16 000 циклов перезаписи на накопителе с QLC-памятью (накопитель с TLC показал 18 000 циклов перезаписи по аналогичной методике измерений). Для сравнения: обычный QLC-накопитель имеет около 1000 циклов перезаписи. Кроме того, IBM решила отказаться от использования суперконденсаторов для защиты информации и стала использовать магниторезистивную память (MRAM) Everspin. Если учесть, что срок службы суперконденсатора не превышает 5-7 лет, последствия эксплуатации их в составе модулей в долгосрочной перспективе не внушала оптимизма. По сути, MRAM выступает в роли энергонезависимого кеша записи.

В FCM второго поколения IBM заменила 256-Мбит ST-DDR3 на 1-Гбит ST-DDR4. Изменилась основная память для хранения данных: с 64-слойной TLC NAND перешли на 96-слойную QLC NAND (оба типа памяти для IBM поставляет Micron). Это позволило увеличить максимальную емкость накопителя до 38,4 Тбайт, сохранить высокую производительность и обеспечить приемлемый ресурс (2 DWPD, как и в случае FCM первого поколения). Контроллер FCM-2 использует 20-канальный интерфейс NAND, сжатие данных выполняется «на лету» (с коэффициентом примерно 2.3).

Еще одной особенностью FCM второго поколения является возможность использования части ячеек в качестве SLC-кеша. Контроллер отслеживает шаблоны операций ввода-вывода и сохраняет наиболее часто используемые данные на SLC, вместо QLC, что положительно сказывается на скорости работы. Для снижения износа ячеек используется специальный алгоритм для выравнивания нагрузки на ячейки и сборки мусора, что позволяет повысить их живучесть.

Теперь пришло время посмотреть какие же преимущества дают новые FCM для СХД IBM FlashSystem 9200: в 2U с 24 накопителями полезная емкость может достигать 757 Тбайт, при этом эффективная емкость для стандартного набора данных составляет уже 1,73 Пбайт, что раньше являлось недостижимым для таких компактных систем, а если добавить к этому производительность в 4,5 млн IOPS и надежность 99,9999%, то получим очень серьезную заявку на лидерство в своем классе.

СХД поддерживает не только фирменные IBM FCM, но и стандартные NVMe/SAS SSD корпоративного класса, а также до четырёх накопителей SCM — Intel Optane или Samsung zSSD. Впрочем, SCM, по мнению IBM, гораздо интереснее и полезнее использовать с новыми шинами вроде CXL 2.0, которые полностью изменят подход к работе с данными.

Постоянный URL: http://servernews.ru/1026728
24.11.2020 [18:54], Игорь Осколков

«ВКонтакте» использует FPGA Intel Arria для обработки изображений на лету

Год назад на Intel Experience Day 2019 «ВКонтакте» поделилась результатами первых экспериментов по использованию FPGA-ускорителей для обработки изображений на лету. За прошедшее время компания внедрила ПЛИС в свою инфраструктуру, ускорив работу и сэкономив место в хранилище, где уже находится 1,2 Эбайта различного контента.

У «ВКонтакте» почти 100 млн активных пользователей, которые ежеминутно загружают порядка 100 Гбайт изображений. Для каждого из них после загрузки генерируется более десятка копий различных формата и размера, которые используются в разных частях социальной сети. Основная проблема в том, что на таких масштабах все эти дополнительные изображения отъедают очень много места — до двух третей от общего объёма.

Оптимальнее было бы генерировать их на лету, однако это очень существенная вычислительная нагрузка. Тестовые машины с Intel Xeon E5-2620 v4, которые на тот момент составляли значительную часть серверного парка, могли обработать до 200-220 изображений в секунду, чего явно было недостаточно. Поэтому и было принято решение попробовать для решения этой задачи FPGA, в данном случае это Arria 10.

Теперь изображения с нужными характеристиками можно сформировать, указав параметры в URL. Если оно уже не закешировано на одной из конечных точек для отдачи контента, то запрос уходит «вниз» и из хранилища (а это более 10 тыс. серверов) извлекается оригинал и отправляется на FPGA-ферму, которая состоит всего из 20 серверов с ПЛИС, которых достаточно для удовлетворения всех запросов. На FPGA изображения конвертируются и отправляются «наверх», где кешируются и отдаются клиенту.

Основными форматами, с которыми работает FPGA-ферма, являются JPEG и WebP, но компания рассматривает и другие, более современные. Кроме того, VK планирует изучить возможности FPGA для декодирования медиафайлов, сжатия данных (zstd) со стороны хранилища, а также опробовать в деле более современные модели ПЛИС.

Постоянный URL: http://servernews.ru/1026193
19.11.2020 [22:01], Алексей Степин

SC20: AMD ROCm объединит CPU, GPU и FPGA Xilinx

В настоящее время можно сказать, что вычислительные устройства различных типов — ЦП, графические процессоры, ПЛИС, DPU и другие ускорители — существуют практически отдельно друг от друга. И каждый случай, требующий их совместной работы, приходится рассматривать отдельно. Однако будущее за конвергенцией: куда проще и выгоднее иметь единую открытую программную платформу, позволяющую легко комбинировать различные ускорители, составляя из них систему, способную оптимально решать поставленные перед ней задачи.

Intel продвигает oneAPI как единую, универсальную платформу для разработки под все вычислительные платформы сразу. У AMD же есть проект ROCm, который позволяет объединить усилия CPU и GPU, а теперь — хотя сделка до конца не закрыта — FPGA Xilinx. На SC20 компании провели первую демонстрацию работы.

Ускорители Xilinx Alveo, как, впрочем, и любые ускорители на базе достаточно сложных ПЛИС, имеют широчайший спектр применения, от чисто вычислительных задач до вспомогательных, вроде обслуживания «умных» сетевых соединений и работы в качестве «сопроцессора данных» (DPU). Суть проведённой AMD демонстрации в том, что за счёт службы трансляции адресов PCIe (Address Translation Service, ATS) платы Alveo получают доступ к ресурсам памяти других устройств, будь то системные процессоры или ГП-ускорители.

Платформа AMD ROCm позволяет унифицировать такие процессы, как обнаружение и резервирование ресурсов ПЛИС в ускорителях Alveo. При этом обеспечивается безопасная изоляция ресурсов памяти для каждого пользователя, синхронизация ускорителей Alveo и Instinct, а за распределение нагрузки пользовательских запросов используется тот же механизм, что и для плат Instinct.

Такой подход должен действительно упростить и унифицировать создание HPC-систем нового поколения, которые будут сочетать в себе ускорители различных типов. Подробнее о технологии ROCm можно узнать на сайте AMD. Поскольку платформа является открытой, следует ожидать появления нового кода и в репозиториях ROCm на GitHub.

Постоянный URL: http://servernews.ru/1025811
18.11.2020 [20:31], Алексей Степин

Intel упрощает вход в мир FPGA и ASIC с платформой OFS и eASIC N5X

Программируемые логические интегральные схемы обеспечивают наивысшую гибкость реализации IP-блоков, поскольку из элементов ПЛИС можно создать практически что угодно. Однако они же и гарантируют максимальную сложность разработки. Вполне естественно, что крупные производители ПЛИС стараются снизить порог входа для разработчиков, дабы сделать свою продукцию более популярной. На мероприятии Intel FPGA Day корпорация анонсировала два новых продукта, призванных упростить разработку новых решений на базе ПЛИС, а также перенос уже созданных решений на «фиксированный кремний», чипы ASIC.

Наибольшую гибкость в программном отношении демонстрируют классические центральные процессоры, однако в ряде задач их производительность, как пиковая, так и удельная, оставляет желать лучшего. Менее универсальны и более быстры в этом плане процессоры графические, однако у них есть свои ограничения. Меньше всего ограничений у ПЛИС, однако начать использовать их существенно сложнее, нежели ЦП или ГП.

Помимо построения логической структуры, требуется реализовывать и базовые элементы — работу с памятью и внешними интерфейсами, например, PCI Express или Ethernet. Одной из первых, кто упростил разработчикам эти задачи, стала Xilinx, которая в прошлом году предложила набор стандартных IP-блоков для вышеописанных целей, но по-настоящему модульную FPGA-платформу представила сегодня Intel.

Intel Open FPGA Stack: программные и аппаратные компоненты

Intel Open FPGA Stack: программные и аппаратные компоненты

Полное название новой концепции звучит как Intel Open FPGA Stack, сокращённо OFS. Это полноценная программно-аппаратная платформа, позволяющая разработчикам использовать готовые модульные компоненты Intel для реализации базовых возможностей ПЛИС. Можно разрабатывать и собственные IP-модули для работы с памятью или PCIe, но те, кто желает сконцентрироваться на разработке специфических ускорителей и не тратить время и ресурсы на базовые вещи, теперь смогут это сделать благодаря Intel OFS.

В программной части OFS, а именно в самих модулях базовой функциональности, используется открытый код, что благотворно должно сказаться на популярности новой платформы. Более того, имеется поддержка и в основной ветке ядра Linux, что должно ещё более расширить область применения ПЛИС-платформ Intel. Не всегда, однако, сложные и дорогие ПЛИС оптимальны — и тут на сцену выходит вторая анонсированная новинка, Intel eASIC N5X.

ПЛИС обеспечивают максимальную гибкость и позволяют создавать действительно универсальные ускорители, но платить за это приходится как деньгами, так и энергопотреблением. В ряде случаев, когда смена конфигурации ускорителя не требуется, выгоднее обойтись фиксированной реализацией функций в чипах ASIC. И здесь поглощение eASIC, ведущего поставщика структурированных ASIC, которое произошло ещё в 2018 году, начинает приносить свои плоды.

Новые 16-нм чипы серии eASIC N5X представляют собой переходное звено от полноценных ПЛИС к классическим ASIC. Они дешевле и потребляют вдвое меньше энергии, однако позволяют реализовывать достаточно сложные решения: флагманский вариант имеет 8,8 млн. ASIC-эквивалентных структур, 229 Мбит двухпортовой памяти и 20 Мбит для 128-байтных регистровых файлов. Также он может нести до 80 трансиверов 32,44 Гбит/с и имеет четыре фиксированных вычислительных ядра ARMv8.

Характеристики семейства eASIC N5X

Характеристики семейства eASIC N5X

В eASIC N5X компания-разработчик серьезное внимание уделила вопросам безопасности: в составе чипов имеется аппаратный менеджер, пришедший в новую платформу из семейства ПЛИС Intel Agilex. Он реализует такие функции, как безопасная загрузка, аутентификация и защита от взлома. Таким образом, теперь в распоряжении Intel имеется ещё одна платформа, отлично подходящая для быстрой разработки и развёртывания беспроводных сетей 5G RAN.

Более подробную информацию об Intel Open FPGA Stack и eASIC N5X можно получить на сайте Intel: соответствующие анонсы содержат массу полезных контекстных ссылок на ресурсы, посвящённые новинкам.

Постоянный URL: http://servernews.ru/1025702
18.11.2020 [16:58], Сергей Карасёв

Alpha Data представила FPGA-ускоритель ADM-PA100 с ядрами Xilinx Versal AI

Компания Alpha Data анонсировала акселератор с поддержкой адаптивных вычислений ADM-PA100: изделие с настраиваемой архитектурой ввода/вывода предназначено для использования в составе систем высокопроизводительных вычислений, машинного обучения, аналитики сложных данных и пр.

В основу изделия положена платформа Versal AI Core, включающая массив движков Xilinx AI Engines. О возможностях данного аппаратного решения можно подробно узнать в нашем материале. Акселератор ADM-PA100 предлагает возможности адаптивных вычислений и сделан в виде карты расширения, которая может быть установлена в настольную рабочую станцию или стоечный сервер.

Новинка требует для монтажа наличие разъёма PCI Express 3.0 x16. Ускоритель выполнен в виде двухслотовой карты расширения с габаритами 267,2 × 126,3 × 39,9 мм.

Заявленный диапазон рабочих температур простирается от 0 до 55 градусов Цельсия. Более подробно с техническими характеристиками ускорителя можно ознакомиться здесь.

Постоянный URL: http://servernews.ru/1025695
Система Orphus