Компания ASUS анонсировала свой первый одноплатный компьютер формата Pico-ITX, оснащённый процессором на архитектуре RISC-V: новинка получила название Tinker V. Решение ориентировано на разработчиков, проектирующих устройства для промышленного Интернета вещей (IIoT) Говорится о совместимости с программными платформами Debian и Yocto Linux.

В основу положен 64-битный чип Renesas RZ/Five, содержащий одно ядро AndesCore AX45MP с тактовой частотой 1,0 ГГц. Процессор функционирует в тандеме с 1 Гбайт оперативной памяти DDR4. Для хранения данных может быть задействована карта microSD. Опционально допускается установка флеш-модуля eMMC вместимостью 16 Гбайт и модуля SPI Flash.

Источник изображения: ASUS

Есть два сетевых порта 1GbE (RJ45), по одному разъёму Micro-USB и Micro-USB (OTG). Могут быть использованы два последовательных порта RS232 и две CAN-шины (через коннекторы на плате). Колодка GPIO на 20 контактов предоставляет интерфейсы 2 × UART, 2 × I2C, 4 × GPIO, 2 × ADC, 1 × SPI и др. Питание подаётся через разъём DC (10–24 В). Диапазон рабочих температур простирается от -20 до +60 °C.

Компания Andes Technology анонсировала 64-битные вычислительные ядра семейства AndesCore AX60. Эти изделия с архитектурой RISC-V предназначены для поддержания работы ресурсоёмких приложений, таких как системы оказания помощи водителю при движении (ADAS), ИИ-комплексы, платформы связи 5G и системы AR/VR. Кроме того, решения подходят для ускорителей, сетевого оборудования и СХД корпоративного класса.

Первым представителем серии AndesCore AX60 стало ядро AX65, производительность которого приблизительно в два раза превосходит AndesCore AX45. Для AX65 заявлена поддержка новейших расширений архитектуры RISC-V. Суперскалярное ядро AX65 с внеочередным исполнением инструкций использует 13-стадийный конвейер. За цикл забирается от 4 до 8 инструкций, а эффективный предсказатель ветвлений TAGE детектирует наличие циклов. Декодер отправляет до 4 инструкций в исполнительные блоки. Всего есть 4 целочисленных блока и 2 блока FP-вычислений, а также два блока 2 load/store.

Источник изображения: Andes Technology

В единый кластер могут быть объединены до восьми ядер AndesCore AX65 с кеш-когерентным интерконнектом и с общим доступом к 8 Мбайт кеш-памяти. Кроме того, каждое ядро оперирует 64 Кбайт кеша данных и инструкций. Тактовая частота может достигать 2,5 ГГц при использовании 7-нм техпроцесса. Отдельным заказчикам ядра AndesCore AX65 станут доступны в середине следующего года, тогда как обычные клиенты смогут получить их только к концу 2023-го. Таким образом, ожидать появления коммерческих продуктов на базе AndesCore AX65 можно не ранее 2024–2025 гг.